在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4714|回复: 3

[求助] 后仿问题 modelsim ncverilog

[复制链接]
发表于 2012-2-29 11:33:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位前辈:


          最近在用modelsim和ncverilog做后仿时遇到问题:modelsim报error,NC-Verilog报warning,它们大致报的错是一样的:大概是违反了库文件worst.v——

         1870      $hold (posedge C &&& XS, posedge D, trhold_posedge$D$C, NOTIFIER);
         1871      $recovery(posedge XS, posedge C &&& D_EQ_0, trec$XS$C, NOTIFIER);

         11384     $hold (posedge C &&& XR, posedge D, trhold_posedge$D$C, NOTIFIER);
         11385     $recovery(posedge XR, posedge C &&& D, trec$XR$C, NOTIFIER);





请各位大虾指点啊 !是哪里出问题了?怎么办啦??
发表于 2012-2-29 19:10:10 | 显示全部楼层
原因是仿真器检查时序,setup hold time的问题,在modelsim或者nc中加入一个选项 +notimingchecks
 楼主| 发表于 2012-2-29 22:49:54 | 显示全部楼层
+notimingchk不是说不检查时序了?那后仿没做时序检查怎么行呢?
发表于 2012-3-1 12:18:05 | 显示全部楼层
这个只有根据时序报告错误的信息,到波形上查找违例的情况在哪里,追根溯源的说。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-21 04:33 , Processed in 0.015987 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表