在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8015|回复: 7

[讨论] [新人的疑问]ICC做完后时序需要保证100%没有违例吗?

[复制链接]
发表于 2012-2-21 14:11:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟新人一枚,刚开始学做数字后端不久。
目前在借着实验室之前完成流片的一块芯片来学习ICC的流程,然而我在自己尝试跑完整个流程后发现时序无法保证百分之百的收敛,调用前人所写的脚本跑完也存在这个问题。作为一个45万门的芯片,我所能跑到的最好情况是各个scenario下的违例加起来大概有80多处,其中setup和hold time的违例均有出现。我的理解是setup若有违例还能通过降频来保证芯片正常工作,但是hold违例应该是不允许的,所以感到很困扰。

我的问题是 ICC的时序分析结果是否可以不用苛求达到100%不存在违例,只要用专业的时序分析工具(如PT,我还没接触到)进行分析后满足要求即可?
发表于 2012-2-21 15:10:05 | 显示全部楼层
以PT的为准
发表于 2012-2-21 16:08:15 | 显示全部楼层
还要看设计要求
发表于 2012-2-21 21:31:00 | 显示全部楼层
setup可以有少许的违例,因为可以降频处理,但需要和前端商量。hold一定要全过。
发表于 2012-2-21 21:33:43 | 显示全部楼层
setup可以有少许的违例,因为可以降频处理,但需要和前端商量。hold一定要全过。
发表于 2012-2-21 21:53:23 | 显示全部楼层
谢谢楼上所有人同,学习了
 楼主| 发表于 2012-2-22 21:05:19 | 显示全部楼层
首先谢谢各位的热心回复
我打算先去PT中看看时序情况,若也存在hold违例就得回到ICC修改了
发表于 2013-12-4 11:23:47 | 显示全部楼层
回复 5# xht84


   请问hold违例是在前端设计中还是在ICC中修改设计?另一个问题就是,ICC前的DC时序大概是1GHz,但是ICC后用SPEF反标后,时序只能是500MHz,相差1倍,正是不是不正常的?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-26 19:50 , Processed in 0.031850 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表