在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2117|回复: 1

[求助] CTS后 PAD相关的路径怎么设置?

[复制链接]
发表于 2011-12-1 11:07:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚遇到过了一种问题,就是place之后的Timing check是通过的,但做了CTS之后,发现有很多vilotion。其中有PAD相关的。 就是在PAD前因为做了CTS,插入了很多buf,但是在PAD没有插入buf,导致前后的skew很大,timing check 通不过,有没有办法?
发表于 2011-12-1 14:06:37 | 显示全部楼层
要调整io pad上clock tree 的latency,叫virtual clock latency adjustment,

如果你的io clock就是用real clock来约束的,比较好办
set_propagated_clock [all_clocks]
update_clock_latency  

或者你先忽略io timing,看internal reg2reg timing吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-14 05:34 , Processed in 0.012837 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表