在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3632|回复: 9

[原创] 请教大家,从FPGA工程师转为ASIC工程师

[复制链接]
发表于 2011-11-17 08:04:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
需要什么样的条件,需要多长时间?
发表于 2011-11-17 10:15:02 | 显示全部楼层
前端一天,后端一年。
发表于 2011-11-17 10:15:04 | 显示全部楼层
不懂,同样求解答
发表于 2011-11-17 10:35:21 | 显示全部楼层
二楼回答很形象哦~~
发表于 2011-11-17 14:25:26 | 显示全部楼层
关注一下,希望哪位大牛出来详细说说
发表于 2011-11-17 15:02:28 | 显示全部楼层
不清楚,貌似前端和做fpga很像,不过用的工具有差异而已,后端不了解
发表于 2011-11-17 15:27:34 | 显示全部楼层
二楼令人惊讶!   楼主的问题 我都想知!   不过我对asic不感兴趣!
 楼主| 发表于 2011-11-17 21:17:20 | 显示全部楼层
回复 2# jackertja

能否详细讲讲为啥后端需要一年呢?有没有什么办法来缩短时间呢?
发表于 2011-11-18 11:02:20 | 显示全部楼层
后端需要很长时间来积累经验,前端相当于设计的话,后端不是流片么。这个是很难的。自己的理解,有同学是做后端的。不过做前端一段时间再转后端或者验证还是不错的。
发表于 2011-11-19 14:24:55 | 显示全部楼层
ASIC的市场会被FPGA不断蚕食,未来FPGA才是主流啊,个人观点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 22:24 , Processed in 0.021187 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表