逻辑综合得出的网表里面含有assign语句！！！！！！！

531472320 · 发表于 2011-11-2 17:20:07

您需要登录才可以下载或查看，没有账号？注册

x

如题，怎么解决？

愚人ぅ林 · 发表于 2011-11-2 20:11:18

现在后端工具都可以识别assign了吧，在edi网表输入的时候有个命令是用来优化assign的，我记不清是什么命令了。。。谁来说一下

icfbicfb · 发表于 2011-11-3 08:16:55

setDoAssign on -buffer XXX

assign不要紧了，如果不要，可以用dc里面，
set verilogout_no_tri
change_names -hier -rules verilog
在write -f verilog之前，

dreamylife · 发表于 2011-11-3 10:46:39

回复 3# icfbicfb
我很佩服你，怎么什么都知道

icfbicfb · 发表于 2011-11-3 14:13:53

也就懂个大概啊，不算太懂

xfchen100 · 发表于 2013-4-15 17:33:16

都是大神啊

jiee · 发表于 2014-5-23 15:34:19

在导入之前才能使用setDoAssign

overdriver · 发表于 2014-5-24 10:52:35

回复 3# icfbicfb

icc有没有类似命令啊？

zhanggd · 发表于 2015-11-25 16:26:47

回复 8# overdriver

set_fix_multiple_port_nets -all -buffer_constants

[讨论] 逻辑综合得出的网表里面含有assign语句！！！！！！！