在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4687|回复: 1

[求助] IDDQ电流问题求解

[复制链接]
发表于 2011-11-1 21:03:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在进行IDDQ静态漏电流测试时,测量内核电压管脚的电流,发现某些测试点测得的电流值小于零,如-200uA,静态漏电应该是外部流向芯片内部的电流吧?怎么会从电源管脚上测到负电流呢?请大家帮忙解释一下
发表于 2011-11-7 14:53:26 | 显示全部楼层
把具体测试条件列出来,各个pin脚都是什么状况,然后再看出什么问题吧。你这个测试肯定不是只有一个Vdd,一个GND的情况吧。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-21 13:26 , Processed in 0.024497 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表