在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5808|回复: 4

[讨论] ICC中CTS的问题[已解决]

[复制链接]
发表于 2011-10-26 10:42:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 damonzhao 于 2012-1-11 11:04 编辑

Snap3.jpg

如图所示,ICC中该如何对CTS进行设置呢?

由于需要知道MX latency,所以要把MX考虑进去。
目前的问题最下面的支路latency特别的大。

求讨论!
发表于 2011-10-26 15:41:53 | 显示全部楼层
设case analysis 啊,  这个cts 认的
 楼主| 发表于 2011-10-26 16:09:36 | 显示全部楼层
回复 2# icfbicfb

一般的设定不列出,我设置了下面这些:

    remove_clock_tree -clock clk

set_case_analysis 1 [get_pins MX1/test1]
set_case_analysis 1 [get_pins MX2/test2]

set_clock_tree_exceptions -stop_pins clk_out1
set_clock_tree_exceptions -stop_pins clk_out2

最后BUF1换成了CLKBUF,但是红线的lantency特别大,感觉CLKBUF不要还差不多,
用longest path of clock tree显示,红线只到CLKBUF的输入端,怎么不到clk_out1端呢?
report_clock_tree -clock_tree clk
显示是到clk_out1端,奇怪呀
发表于 2011-10-26 16:34:56 | 显示全部楼层
如果实在master clock, generated clock 一起做cts 会引起问题

就分开吧, 要么用一个主master clock 从头做到尾,原来generated clock的地方设成 non-stop pin,

要么多写几个master clock,分别做,最后balance 各个master clock latency,
发表于 2011-10-26 16:35:07 | 显示全部楼层
如果实在master clock, generated clock 一起做cts 会引起问题

就分开吧, 要么用一个主master clock 从头做到尾,原来generated clock的地方设成 non-stop pin,

要么多写几个master clock,分别做,最后balance 各个master clock latency,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-14 02:24 , Processed in 0.017102 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表