CMOS工艺中背栅有助于防止闩锁效应？

2hen · 发表于 2011-11-11 15:35:07

回复 10# guji162

在mos晶体管中，有几个端口，分别命名为s(源极），d(漏极）,g(栅极），bg(背栅）。比如PMOS的背栅是NWELL

terry8876 · 发表于 2011-11-11 17:39:22

回复 9# CDS

所谓加背栅就是增加背栅浓度（NMOS）、减小衬底浓度（PMOS）以提高阈值电压。所谓背栅，对PMOS来说就是N阱，对NMOS来说，就是P衬底。

peterlin2010 · 发表于 2011-11-11 18:06:34

那個在台灣就 mos 的 Bulk ... 一般就是多打 pick_up
N_well 讓電位拉高降低被 noise trig ..

降低 r1 r2 ..應該沒法吧
因為 process 沒法調阿 ..

dqyang · 发表于 2011-11-12 17:01:41

回复 4# jian1712

减少R1，R2的是背栅的掺杂浓度吧，所谓的加背栅是指加背栅电位？还是背栅浓度啊？

jian1712 · 发表于 2011-11-14 09:47:35

回复 14# dqyang 对于我们来说，我们只能通过layout的手段来减小R1,R2, 所以增加背栅是通过多加一些guardring的方式实现的。改变掺杂浓度那是工艺上的改变，我们是没有机会去改动的

newrfdesign · 发表于 2018-5-22 10:47:30

thanks

[求助] CMOS工艺中背栅有助于防止闩锁效应？