jitter对hold time的影响

sages · 发表于 2011-9-30 19:05:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我个人觉得jitter对hold time应该也有影响吧。应该是跟skew的影响是一个道理的呀。为什么很多人都说jitter对hold time没有影响呢？

werdman · 发表于 2011-9-30 20:26:07

回复 1# sages

这是因为。。。。。。
hold time的要求怎么也是ns量级，而jitter的一般也就几十ps就恨差了，因此jitter对hold time影响很小。

gongzy · 发表于 2011-9-30 21:51:50

没有影响，同skew不一样

icfbicfb · 发表于 2011-9-30 23:20:58

你说的是period to period jitter吧，也就是通常说PLL的jitter，
即每个周期的不一致性的最大值，一般是几百ps左右，

这个和setup检查有关系，因为setup check是2个周期之间的检查，如果有jitter，
那么下个周期检查就会变的更悲观些，

而hold检查只是检查本clock 周期内，上个信号会不会到的太早，
这检查的都是同一个时钟周期里面的事情，不是2个周期，
因此和pp jitter是没有关系的，

而skew就不一样了， skew是clock path delay的差距，不管是本周期还是2周期，
都是会影响clock path的delay的，当然会影响setup和hold time的检查结果

skew就不一样了，