【请教】数字后端有哪些降低power的方法

sinbad · 发表于 2011-8-20 13:26:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 sinbad 于 2011-8-20 14:01 编辑

现在的芯片功耗越来越成为一个制约的因素，前端可以从系统架构以及电路结构上来优化power，那么我们作为后端工程师，如何考虑尽我们所能降低芯片的功耗呢？不知道大家有什么好的想法？

我所能想到的是：
1) 保证timing的前提下，尽量用HVT cell
2) clock gating
3) power gating
4) 听说synopsis新开发出一种self-gating的方法

不知道大家还有没有更精妙更好的方法？

sinbad · 发表于 2011-8-21 15:15:49

回复 2# zhq415758192

这个有牵涉到工艺上去了...

sages · 发表于 2011-8-22 21:25:10

这个话题很好，有必要顶一下。
我听我们导师说可以修改工艺库来进行低功耗的设计。低功耗设计应该是以后IC的一个发展的大方向。

sinbad · 发表于 2011-8-22 22:46:20

回复 4# sages

具体怎么实现的？是不是还是用HVT cell ？

sages · 发表于 2011-8-23 23:25:39

回复 5# sinbad

后端我也只知道库修改的方向是可以的。其他就不清楚，还没具体讨论过

[讨论] 【请教】数字后端有哪些降低power的方法

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2