在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2618|回复: 7

[求助] encounter

[复制链接]
发表于 2011-8-15 15:31:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在P&R之後...加入filler...發現cell 之間
還是會有空隙在.....
請教各位前輩...這是什麼原因????
                         要如何處理?????
发表于 2011-8-15 16:07:57 | 显示全部楼层
placement grid错了
多半有2种情况,1)filler之前,已经有off grid摆放的cell了。2)恶搞floorplan太多,把fp里面的grid搞错了
发表于 2011-8-15 16:49:03 | 显示全部楼层
做完nanoroute以后,timing analysis的时候,hold time的slack为负的了,这时候应该如何优化?
 楼主| 发表于 2011-8-19 11:19:06 | 显示全部楼层
如果是橫向的pitch有問題...
那該如何調整????
发表于 2011-8-19 15:58:02 | 显示全部楼层
pitch都是tf的问题,如果tf有问题,找fab吧,

timing问题用optDesign -postRoute 即可
 楼主| 发表于 2011-8-19 17:26:38 | 显示全部楼层
如果不找fab   那有辦法自己修正嗎???
                   如何修正???
 楼主| 发表于 2011-8-19 17:29:21 | 显示全部楼层
回复 2# 陈涛


    那想問一下....
    如果std cell 與 whole chip 的grid 不同...
    那該如何去調整
发表于 2011-8-19 21:17:27 | 显示全部楼层
一共有几种grid:

manufacturing grid :  就是最小格点 ,比如0.005um, 所有layut shape必须在这个grid上,
否则就叫offgrid, offgrid一般是要修的,除非是能看出来没问题,

route grid: 就是track, route wire一般走在track上, 所以off route grid 不一定是offgrid ,
因为manufacturing grid很小的, shape理论上都是snap到这个grid上的,
但是不一定snap to route track, 有时候有布线资源造成的原因

std cell place site : 这个基本上就是unitTile和core site , pin一般出在m1/m2 route track 上,
便于出pin,

user grid : 用户自定义,没用过

有关grid看snap 的一些选项, 我讲的是ICC里面的设置,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-13 19:23 , Processed in 0.020012 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表