前端设计中DC高扇出求助

fly123456 · 发表于 2011-7-13 14:59:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

跑DC时会对高扇出自动插入buffer，导致时序变差，想问下前端中跑DC插入buffer是否合理？要怎么解决？谢谢

signallv · 发表于 2011-7-13 16:02:54

set_ideal_network

wuyin_gj · 发表于 2011-7-13 21:42:08

clock和reset 在前端不处理
使用
set_ideal_net
set_ideal_network -no_propagate
set_dont_touch_network -no_propagate
任意一个都可以。
其余可以加。
看set_max_fanout 怎么设置吧。

一点看法，如果有错还请指正。

fly123456 · 发表于 2011-7-14 15:45:17

clock和reset 在前端不处理
使用
set_ideal_net
set_ideal_network -no_propagate
set_dont_touch_netw ...
wuyin_gj 发表于 2011-7-13 21:42

登录/注册后可看大图

那除了clk和rst之外的普通信号线呢？

xiaocanmeng · 发表于 2011-7-21 00:24:23

回复 4# fly123456

高扇出加buf应该是很正常的吧。除非设置全不加buf

abc2403 · 发表于 2011-7-26 11:31:30

高扇出放在PR处理，DC 设成IDEAL

jun_dahai · 发表于 2011-7-27 14:47:14

建议使用post_layout之后的.sdf文件进行仿真
综合的时候可以不优化high-fanout signals
对于DRC约束，综合时，可以不加约束，但在PNR时，导入的.sdc文件中，一定要添加上DRC相关约束

账号		自动登录	找回密码
密码			注册

[求助] 前端设计中DC高扇出求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2