设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › fpga设计中的组合逻辑与时钟方案
返回列表 发新帖
查看: 2897|回复: 6

fpga设计中的组合逻辑与时钟方案

[复制链接]
guanyi
发表于 2006-10-20 19:00:56 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
caj格式
适合新手
设计, 时钟

FPGA设计中的组合逻辑与时钟方案.rar

427.29 KB, 下载次数: 58 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

bhaoshi
发表于 2006-10-22 22:05:36 | 显示全部楼层
正研究这个方面的，楼主辛苦
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xing.w
发表于 2007-3-24 13:29:48 | 显示全部楼层
怎么看不见？
回复 支持 反对

举报

LAS.xs
发表于 2007-3-24 16:03:20 | 显示全部楼层
kankan
回复 支持 反对

举报

xiyu418
发表于 2007-6-11 01:17:10 | 显示全部楼层
谢谢分享！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

oaktwig
发表于 2007-7-18 23:08:12 | 显示全部楼层
谢谢分享～！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

bestlzs
发表于 2007-11-7 09:51:51 | 显示全部楼层
看一下再说～
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 11:59 , Processed in 0.025126 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表