设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › Cadence Allegro 相对等长设置步骤
返回列表 发新帖
查看: 5853|回复: 1

Cadence Allegro 相对等长设置步骤

 关闭 [复制链接]
ebottom
发表于 2010-12-16 10:06:02 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
内容见附件，主要讲在Cadence Allegro中以四片DDR2颗粒到CPU的地址线的相对等长设置的两种方法步骤！
ALLEGRO 约束规则设置步骤（以DDR 为例）.rar (213.03 KB, 下载次数: 330 )
附件

相关帖子
回复

举报

ebottom
 楼主| 发表于 2010-12-20 12:44:01 | 显示全部楼层
顶起！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-23 10:30 , Processed in 0.018601 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表