设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › Cadence Allegro 相对等长设置步骤

返回列表发新帖

查看: 6017|回复: 1

Cadence Allegro 相对等长设置步骤

发表于 2010-12-16 10:06:02 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

内容见附件，主要讲在Cadence Allegro中以四片DDR2颗粒到CPU的地址线的相对等长设置的两种方法步骤！

ALLEGRO 约束规则设置步骤（以DDR 为例）.rar (213.03 KB , 下载次数: 330 )

相关帖子

回复

使用道具举报

楼主| 发表于 2010-12-20 12:44:01 | 显示全部楼层

顶起！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-12 07:35 , Processed in 0.015254 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表