在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2763|回复: 4

[求助] flip-flop仿真的奇怪现象

[复制链接]
发表于 2010-11-30 13:28:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
后仿真时,发现一个flop的Q没有跟CK同步,如不在时钟上升沿Q就发生信号跳变。
仿真时已经把所有延时都去掉了,timingcheck也去掉了。
甚至我用rtl模型来替换这个cell, 同样有这种奇怪现象,所以也不是这个standard cell的问题。

有哪位大侠遇到过这种情况吗,有哪些原因会导致这种现象?
谢谢!
发表于 2010-12-2 22:29:34 | 显示全部楼层
最好把你的代码贴出来看看
我可以用我的仿真工具跑跑看
 楼主| 发表于 2010-12-3 16:27:06 | 显示全部楼层
网表太大,贴不出
 楼主| 发表于 2010-12-3 16:29:18 | 显示全部楼层
谢谢,问题解决,是有毛剌在那里一开始没注意到
发表于 2011-1-20 19:15:07 | 显示全部楼层
.。。。。找到问题就好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 02:14 , Processed in 0.025809 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表