在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2708|回复: 6

[求助] systemverilog会替代verilog吗?

[复制链接]
发表于 2010-10-18 15:45:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
systemverilog会替代verilog吗?
发表于 2010-10-18 18:40:46 | 显示全部楼层
我也想知道啊,哪位大侠可以指点一二??
发表于 2010-10-18 19:08:44 | 显示全部楼层
C++会替代C吗?
发表于 2010-10-18 19:12:08 | 显示全部楼层
不会呀,两种不同的东西,各自有自己的优缺点。
发表于 2010-10-19 00:36:04 | 显示全部楼层
systemverilog还是比较适合做验证,在仿真级很好用的。目前好像还没取代verilog的迹象,它结合了大部分verilog和c的语法
 楼主| 发表于 2010-10-19 08:41:16 | 显示全部楼层
之所以会问这个问题,是因为好像在哪篇文章上看到的,就是介绍systemverilog 的时候提到说必然会被替代。
发表于 2010-10-19 12:01:52 | 显示全部楼层
前者衍生于后者,新的版本而已。如果只是使用其中用于RTL设计的部分,其实和verilog是一样的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 20:32 , Processed in 0.017669 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表