关于综合

daiyijun · 发表于 2010-10-8 18:34:07

您需要登录才可以下载或查看，没有账号？注册

x

麻烦问下，我知道的电路有设计，仿真，综合。。。，但是其中，综合具体是指什么？是不是指电路仿真后得到的网表文件吗？

cuteboy07 · 发表于 2010-10-9 08:51:15

i don't know

liuiang · 发表于 2010-10-9 15:57:29

仿真只是验证你的设计是否有问题，综合是指将HDL语言描述的电路转换成具体的门电路的过程，综合输出是门电路描述文件。

daiyijun · 发表于 2010-10-9 22:09:29

回复 3# liuiang
哦，这样，那是不是就可以理解为Verilog HDL相当于模块的描述，只说明了功能，需要做什么，而综合后得到的门级电路，就是具体的将各种门组合在一起，实现前面功能？

liuiang · 发表于 2010-10-11 23:37:58

bingo

qiantianyiqian · 发表于 2010-10-12 14:57:09

麻烦问下，我知道的电路有设计，仿真，综合。。。，但是其中，综合具体是指什么？是不是指电路仿真后得到的网表文件吗？

suntou · 发表于 2010-10-15 17:14:13

综合是把通过语言描述的电路转化成有对应实际工艺的网表，有些东西仿真是没问题的，但在实际电路中就会出现问题。所以在进行电路设计的时候，才有可综合和不可综合的说法。

heidong84 · 发表于 2010-10-22 14:06:55

综合嘛，就是把rtl转换成门

站长推荐 /2