设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 从一个软件中提取出来的synplify支持的属性列表 ...
返回列表 发新帖
查看: 1298|回复: 0

[资料] 从一个软件中提取出来的synplify支持的属性列表

[复制链接]
patriotiii
发表于 2010-5-21 12:34:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
最近在做一个很古老的FPGA的代码验证工作，需要使用到synplify的约束。但是对工具的使用又不是很熟，所以只好在源代码中添加约束去进行。找了很久才找到一个文件讲明了synplify中支持的属性及其简单说明。特意提供出来。希望对大家有帮助！！适用与VHDL，但Verilog需要进行适当修改 synplify attr.rar (3.62 KB, 下载次数: 11 )
工作, 软件, 源代码

相关帖子
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 06:43 , Processed in 0.015043 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表