在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2028|回复: 9

[资料] 北大-数字集成电路设计-VERILOG讲义

[复制链接]
发表于 2010-3-29 19:35:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
从HDL到版图

verilog.rar

1.49 MB, 下载次数: 63 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-3-29 20:09:03 | 显示全部楼层

                               
登录/注册后可看大图
发表于 2010-3-29 20:35:45 | 显示全部楼层
顶顶,再下
发表于 2010-3-29 23:43:32 | 显示全部楼层
thanks
发表于 2010-3-30 14:45:48 | 显示全部楼层
发表于 2010-4-3 21:27:20 | 显示全部楼层
学习中。。
发表于 2010-4-3 21:35:44 | 显示全部楼层
好东西
发表于 2010-4-10 15:06:31 | 显示全部楼层
谢谢楼主分享
发表于 2010-6-2 15:49:51 | 显示全部楼层
谢谢楼主分享
发表于 2010-6-3 22:12:42 | 显示全部楼层
做人要厚道  先顶后下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-28 03:04 , Processed in 0.024298 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表