在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2259|回复: 3

xilinx中的总线引出问题

[复制链接]
发表于 2006-8-22 17:25:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位高手,在xilinx 的画图里面,碰到一束8根的或16根的总线时,怎么把这些线一根根地引出来和其它线连接?
发表于 2006-8-23 01:11:06 | 显示全部楼层
比如 bus(15:0) 先将16位总线接出来,然后随便用就行了 例如:bus(1) ,bus(15:13)
发表于 2006-9-7 20:07:11 | 显示全部楼层
为什么还使用画原理图的方法呢,这在很简单的逻辑时还能用用,但是面对庞大的逻辑时根本无法使用,还是应该多使用编程语言来锻炼一下
发表于 2006-9-8 16:41:55 | 显示全部楼层
现在是rtl输入时代。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:59 , Processed in 0.018032 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表