在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4659|回复: 3

[求助] 请教一个VCS仿真对verilog2001语法支持的问题

[复制链接]
发表于 2009-12-25 22:39:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在VCS仿真的时候出现一个问题
verilog代码某个文件里面用了一段
generate
    if ()
        begin
            //电路描述1
        end
    elseif()
        begin
            //电路描述2
        end
    else
        begin
            //电路描述3
        end
endgenerate
里面选择条件是根据这个文件的参数来选择其中一段电路的生成相应的电路代码,现在就是在generate外面参数还是对的,比如说应
该是这个参数满足电路1的分支,但是跑仿真的时候发现跑到别的分支里了。出现这个问题是不是VCS对2001语法的支持会出错?各位
有没有遇到这种现象,如果有的话该怎么解决,期待各位大侠的指教!

我用得仿真环境VCS7.2
发表于 2009-12-25 23:15:50 | 显示全部楼层
不应该吧
发表于 2010-3-14 10:52:20 | 显示全部楼层
仿真时在命令中加入+v2k试试看
发表于 2010-3-14 19:31:10 | 显示全部楼层
VCS +v2k 。。。。。
还有就是软件版本升级
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 23:16 , Processed in 0.029185 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表