设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于FPGA的全数字锁相环设计
12
返回列表 发新帖
楼主: karajan

基于FPGA的全数字锁相环设计

[复制链接]
huhululu1
发表于 2009-12-11 01:20:52 | 显示全部楼层
dhjfgjgfjgfj
回复 支持 反对

举报

ALLFIRST111222
发表于 2009-12-11 09:32:31 | 显示全部楼层
谢谢，学习一下！！！
回复 支持 反对

举报

plmhinc8010
发表于 2009-12-16 14:20:24 | 显示全部楼层
A BPSK_QPSK Timing-Error Detector for Sampled Receivers.pdf
回复 支持 反对

举报

shores
发表于 2010-3-30 18:29:22 | 显示全部楼层
谢谢楼主分享，很不错
回复 支持 反对

举报

supertomcat
发表于 2010-3-30 19:56:32 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

blues_cai
发表于 2010-3-30 20:01:47 | 显示全部楼层
好东西，要顶
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 02:40 , Processed in 0.018509 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表