设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【论文】数据采集系统的Verilog HDL设计
12
返回列表 发新帖
楼主: thyears

【论文】数据采集系统的Verilog HDL设计

[复制链接]
发表于 2009-11-7 22:51:19 | 显示全部楼层
haodongxi
回复 支持 反对

使用道具 举报

发表于 2010-1-8 17:12:41 | 显示全部楼层
dddddddddddddddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-4-5 00:42:39 | 显示全部楼层
？？？？？？？？？？？？？？？？？？？？？？？？？？？？、
回复 支持 反对

使用道具 举报

stuboy
发表于 2010-4-5 03:50:02 | 显示全部楼层
下来看看 正好需要设计DAQ system
回复 支持 反对

使用道具 举报

发表于 2010-9-27 09:04:48 | 显示全部楼层
kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-9-27 09:12:55 | 显示全部楼层
看不见啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-9-27 09:59:53 | 显示全部楼层
那就看看吧 哈哈哈
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-11-6 01:22:25 | 显示全部楼层
希望有用
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2013-6-7 10:15:20 | 显示全部楼层
是不是DDR的数据采集呢？
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-12 10:31 , Processed in 0.016535 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表