设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 全局时序约束

发新帖

查看: 2413|回复: 9

全局时序约束

发表于 2009-9-26 15:23:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

全局时序约束

全局时序约束

全局时序约束.rar

462.67 KB, 下载次数: 53 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复

发表于 2009-9-26 15:51:45 | 显示全部楼层

FPGA or ASIC？？？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-9-26 21:22:11 | 显示全部楼层

看看先！！

回复支持反对

发表于 2009-9-26 22:30:56 | 显示全部楼层

thanks

回复支持反对

发表于 2009-9-26 22:57:16 | 显示全部楼层

xilinx的东西还可以比较基础

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-10-14 10:48:41 | 显示全部楼层

下载看看，回复

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-11-30 19:53:34 | 显示全部楼层

thanks & great post!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-12-1 09:41:32 | 显示全部楼层

FPGA or ASIC？？？
看看先

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-12-1 12:25:39 | 显示全部楼层

kan kan !!!!!!!!!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-12-4 14:39:36 | 显示全部楼层

学习过程中

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 15:39 , Processed in 0.023959 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表