FPGA XC2S50 综合时警告！！

ZLS

FPGA XC2S50 综合时警告！！ Found 16_bit latch for signal  <savebuf>,什么意思？？

bravelu

就是说你综合时产生了latch。这是不太好的现象，检查一下你的组合逻辑中if或case语句是否遍历了所有情况。

ZLS

谢谢！
我还想请教一下！
      CP2为1M的方波，SAVEBUFX3、SAVEBUFY、SAVEBUFX 为16位的SIGNAL；
    PROCESS(CP2)      --X
    BEGIN   
    IF CP2' EVENT AND CP2='1' THEN   
          IF SAVEBUFX1/=“0000000000000000” THEN
                SAVEBUFX1〈=SAVEBUFX1-1；         --SAVEBUFX1初值10000；
                SINX1〈=‘1’；
          ELSE
                SINX1〈=‘0’；
          END IF；
    XXX<=NOT XXX；
    END IF；
    END PROCESS；

    PROCESS(CP2)      --Y
    BEGIN
         IF CP2' EVENT AND CP2='1' THEN
             SAVEBUFX3<=SAVEBUFX3+1000;
    IF SAVEBUFX3>=10000 THEN
       SAVEBUFX3<=SAVEBUFX3-10000;
                  YYY<=NOT YYY；
                   IF SAVEBUFY1/=“0000000000000000” THEN
                      SAVEBUFY1〈=SAVEBUFY1-1；         --SAVEBUFY1初值1000；
                      SINY1〈=‘1’；
                   ELSE
                      SINY1〈=‘0’；
                   END IF；
    END IF;
         END IF;
    END PROCESS；

   PLUSEX<=XXX WHEN SINX1=‘1’ ELSE
           ‘0’;              --输出方波X 10000
   PLUSEY<=YYY WHEN SINY1=‘1’ ELSE
           ‘0’;              --输出方波Y 1000

脉冲数没有问题，但是不同步，为什么？？
这个程序有没有问题？？

atuhappy

IF SAVEBUFX3>＝9000 THEN
      SAVEBUFX3<=SAVEBUFX3-9000;
else SAVEBUFX3<=SAVEBUFX3+1000;

atuhappy

错在哪里不知道
觉得你的编码风格不好

ZLS

IF SAVEBUFX3>＝9000 THEN
     SAVEBUFX3<=SAVEBUFX3-9000;
else SAVEBUFX3<=SAVEBUFX3+1000;
--------------------------
问题找到拉！！
  SAVEBUFX3我定义为SIGNAL，产生了延迟
            应该为VERIVAL，立即的到结果。
谢谢你的提醒。你说的编码风格是不是指我的命名规则。书写风格应该是标准的吧？？
这里的人气比驱动网旺！！