库工艺角、带隙基准的问题？衬底的接法？

xwlpxc · 发表于 2009-2-28 12:03:52

rainheart：
这个图可是VCO大牛hajimiri流片时候的图啊
我也在想Q1 Q2这两个PMOS管的衬底没有接VDD。我想知道为什么？

rainheart · 发表于 2009-2-28 19:37:37

原帖由 xwlpxc 于 2009-2-28 12:03 发表

 登录/注册后可看大图

rainheart：
这个图可是VCO大牛hajimiri流片时候的图啊
我也在想Q1 Q2这两个PMOS管的衬底没有接VDD。我想知道为什么？

不好意思，我把PMOS看成NMOS了，做在N WELL 中的PMOS 是可以接源的，这种选择我在其他文献上也见过，具体原因我也不清楚，就帮你顶一把

sean_4413 · 发表于 2009-3-1 17:22:59

这样接法不就是为了克服衬底效应么

darius · 发表于 2009-3-2 01:35:12

原帖由 sean_4413 于 2009-3-1 17:22 发表

 登录/注册后可看大图

这样接法不就是为了克服衬底效应么

这点我想大家都知道，两种接法各有利弊，我们感兴趣的是在这个电路中做出这样选择的理由

xwlpxc · 发表于 2009-3-2 10:55:03

原帖由 darius 于 2009-3-2 01:35 发表

 登录/注册后可看大图

这点我想大家都知道，两种接法各有利弊，我们感兴趣的是在这个电路中做出这样选择的理由

是啊我的问题就在这里！

mmic1978 · 发表于 2010-1-26 11:46:36

这样接法不就是为了克服衬底效应么
sean_4413 发表于 2009-3-1 17:22

登录/注册后可看大图

是的，应该是这个考虑，就是为了 voltage headroom

LF_WTC · 发表于 2010-1-31 20:39:16

学习一下

yun11 · 发表于 2016-1-23 09:28:50

学习学习

hanks2007 · 发表于 2018-10-9 07:12:39

Very Good ! Thank you !

站长推荐 /1