在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2761|回复: 5

两个FPGA之间的数据通信接口设计

[复制链接]
发表于 2008-11-28 17:23:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本来这个设计需要200万门的,可是我们手里只有100万门的芯片,只有用来两个来实现所有的功能。
现在问题出现了:这两个FPGA之间的通信接口怎么设计啊?
 楼主| 发表于 2008-11-28 17:27:57 | 显示全部楼层
是不是根据具体情况规划接口啊,怎么样都行吧!
请牛人继续!
发表于 2008-12-2 11:20:12 | 显示全部楼层
首先将程序按模块进行划分
然后,将相互之间联系很紧密的放在一片中,联系相对较少的分别放到两个器件中
发表于 2008-12-2 13:04:18 | 显示全部楼层
kankan!!!!!!!!!!!!!
发表于 2008-12-4 11:43:58 | 显示全部楼层
一定要注意啊!
如果是BUS的话最好要用fast output/input register。
把寄存器放在IO上。这样时序上好一些!
发表于 2008-12-4 12:49:59 | 显示全部楼层
划分模块,用bus连接,用握手来保证,不知道对不对,楼下继续
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 13:47 , Processed in 0.018798 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表