设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 北大的verilog及设计流程的一个教程.pdf
1234
返回列表 发新帖
楼主: no339

北大的verilog及设计流程的一个教程.pdf

[复制链接]
恋曲2000
发表于 2009-5-23 09:22:59 | 显示全部楼层
超级感谢
回复 支持 反对

举报

fzzahm
发表于 2009-5-23 11:16:16 | 显示全部楼层
可惜没有视频教程啊
回复 支持 反对

举报

surpass3000
发表于 2009-5-23 12:46:20 | 显示全部楼层
下载看看怎么样
回复 支持 反对

举报

mysteryh
发表于 2009-5-23 18:22:12 | 显示全部楼层
看一下，谢谢分享
回复 支持 反对

举报

ruozhuo
发表于 2009-11-16 16:37:29 | 显示全部楼层
学习一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jack12345678
发表于 2009-11-17 14:43:16 | 显示全部楼层
随例看看。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zuniaowu
发表于 2009-11-29 08:52:22 | 显示全部楼层
学习中，谢谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ssexpo1046
发表于 2021-4-30 16:52:47 | 显示全部楼层
不错哦。。下下来研究
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 17:40 , Processed in 0.019863 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表