在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2064|回复: 0

如果这次我失败,我就.....跪谢大侠们了!~~~~~~

[复制链接]
发表于 2005-3-2 15:29:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
初来乍到,这里真是高手如云,小弟初学verilog,有些东西还是不太明白,但无奈现在要负责一个fpga里面从usb协议到汉明编码协议的转换逻辑的编写(使用verilog),以前没有接触过硬件逻辑设计方面的东西,所以甚是郁闷,但苦于时间有限,怕到时不能完工,只能请大虾们顺便出手相助了,哪位高人大虾原来做过(--类似--)的设计,可否不吝赐教,让小弟学习一下您的劳动成果,起码可以有个感性的认识,小弟跪谢了!~~~~~
ps:就是感觉无从下笔开始编写代码,总觉得状态机的时序都还没完全弄清楚,所以非常想参考一下大虾们的。大虾们如果决定出手助小弟一把,能否快些?哎。。。。。。难啊!~~~~~
小弟我的邮箱:wddoor@bit.edu.cn
再次跪谢~~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-7 09:26 , Processed in 0.081664 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表