在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2267|回复: 5

关于用FPGA实现数值算法

[复制链接]
发表于 2008-4-21 19:58:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
关于用FPGA实现数值算法
需要用FPGA用实现一种数值算法-QP(二次规化问题),没有这方面的经验,各位提供点建议和思路,谢谢
发表于 2008-4-21 22:11:42 | 显示全部楼层
建议你先作算法设计,matlab。然后再写verilog或者VHDL
 楼主| 发表于 2008-4-22 13:22:52 | 显示全部楼层

现在有一些相关的C代码

现在有一些相关的C代码,将这些代码用VHDL或Verilog重写是不是比较费时间?
发表于 2008-4-22 14:06:53 | 显示全部楼层
做Ic design 就不要怕费时间 ~~~想把事情做好就不要怕费时间!!!

[ 本帖最后由 Moore 于 2008-4-22 14:07 编辑 ]
 楼主| 发表于 2008-4-22 15:27:52 | 显示全部楼层

问题是

关键是留给写代码的时间比较短,有没有什么方法或工具能加快编写VHDL或Verilog代码的效率?
发表于 2008-4-22 17:25:35 | 显示全部楼层
如果是作FPGA,可以写了代码直接板级调试,如果熟练的话,可能加快一点速度。

如果是作IC,那可就要一点一点的写代码了,毕竟代码风格和最后芯片质量直接相关。

而且作数值拟和算法的话,还要进行验证,比对随机情况下C与Verilog是否bit级一致。这个过程还是比较繁琐的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 19:39 , Processed in 0.020520 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表