数字模块转换为实际电路 cadence virtuoso

汪不了拉扎维

求教各位大佬，我现在在virtuoso数模混合验证完了我的数字功能模块（verilog生成的function模块），现在我要怎么样将该数字模块转化为实际电路呢，需要在virtoso外重新用一些数字设计工具生成之后再导进去？还是要怎么做，身边没人做过这个东西，比较迷茫。如果是virtuoso内可以直接转换要怎么弄呢？

MNJR

需要在virtoso外重新用一些数字设计工具生成之后再导进去

TOPEEP108

规模小就自己设计，规模大就用EDA综合，可以求助一下数字电路工程师

轩辕志瑜

用DC或Genus导入工艺库然后导入verilog文件然后物理综合生成网表，之后检测验证后就是可以用于物理布局布线的verilog网表文件，之后再用ICC2或virtuoso导入工艺进行布局布线然后再检测验证后就是可以用于流片的数字电路IP核了

轩辕志瑜

   

轩辕志瑜 发表于 2025-12-23 21:53
用DC或Genus导入工艺库然后导入verilog文件然后物理综合生成网表，之后检测验证后就是可以用于物理布局布线 ...

verilog要是可综合的代码否则不能综合通过就不能生成对应的数字电路，整个流程有开源的也可以找专门的数字工程师要，其实也很简单在写好的tcl流脚本里填些该填的内容然后再运行这个tcl脚本就行然后就是喝咖啡等着跑完即可。

轩辕志瑜

   

轩辕志瑜 发表于 2025-12-23 22:18
verilog要是可综合的代码否则不能综合通过就不能生成对应的数字电路，整个流程有开源的也可以找专门的数 ...

一般来说数字工程师都是把整个流程直接写tcl脚本跑的，没啥复杂的就是得要了解些数字电路和EDA工具的专业术语概念啥的，也不是很复杂。