采用bang-bang PD 的CDR电路计中的几个问题

远上寒杉

尝试回答一下：

1. 在无输入抖动的理想情况下，bang-bangPD的增益是0吗 ？
当BBPD的输入没有抖动时，其传递函数相当于sign函数，它是不可导的，也就不好谈增益是多少了。

2. bang-bang PD的频率捕获范围为什么很小？BBPD的频率捕获范围与哪些参数有关？
BBPD只能鉴相，不能鉴频，可以类比成PLL中的XOR鉴相器。频率捕获范围与环路带宽正相关。

3. 对于确定高斯分布的σ，在输入相位差不同的情况下，增益都可以用这个式子表示吗（即KPD不变）？
实际上KPD在不同的phase error时是不同的，你可以根据原理描出一条“PD平均输出”-“输入稳定相位误差”的曲线，对其求导就是BBPD的增益，这是一条类似高斯分布的曲线，在计算环路时取一个范围的平均值。

4. LPF中的C2不应该加，说会引起jitter peaking。
对于CDR来说，Jtol（jitter tolerance）是一项很重要的参数。如果相位裕度过小，CDR环路增益会出现peaking，相当于在这个频点放大了输入的jitter，导致这个频点的Jtol严重恶化。C1/C2决定了零极点的位置关系，在CDR中希望C1/C2越大越好，因此不会刻意放C2。

我的理解还不深，如果答错请海涵。

远上寒杉

   

lizhengxuan 发表于 2020-8-17 18:17
你好！首先非常感谢你的解答，受益匪浅！关于第3个问题的回答：“实际上KPD在不同的phase error时是不同 ...

用一个范围的平均值就可以。

Cadence的analogLib中的vprbs可以加RJ，也可以自己写个VerilogA模块。