大size的CMOS开关，容易发生Latchup么？

gratwo · 发表于 2024-9-23 21:38:34

catherine_xxp 发表于 2024-9-23 17:56
你这样分析，寄生NPN确实是可以导通。

我们现在就是IO拉负电流的时候，容易发生Latchup（这个CMOS开关就 ...

贴个版图看看吧开关自身不会latch
I/O和开关直接latch了

gratwo · 发表于 2024-9-24 09:06:50

catherine_xxp 发表于 2024-9-24 08:48
这个开关只是距离IO PAD很近，但并未有任何电路上的连接。

可否发一个包括IO在内的版图？不要metal layer

gratwo · 发表于 2024-9-24 09:09:25

catherine_xxp 发表于 2024-9-24 08:48
这个开关只是距离IO PAD很近，但并未有任何电路上的连接。

目前看，极有可能是IO处的载流子串到开关区域，IO区域和开关区域形成了latch

看看IO的版图就比较明确了

gratwo · 发表于 2024-9-24 09:28:02

catherine_xxp 发表于 2024-9-24 09:19
抱歉，Layout不太好发出来。我画了个示意图，您先看看有参考价值么？

IO是普通的GGNMOS和GGPMOS结构吗？只截一下IO的 guardring也可以

gratwo · 发表于 2024-9-24 09:31:41

从目前的信息来推断，IO的PMOS版图相关的部分大概率有问题。

根据你的CMOS开关信息，无法判断IO的NMOS版图有没有问题

gratwo · 发表于 2024-9-24 09:52:16

catherine_xxp 发表于 2024-9-24 09:38
对的，就是GGNMOS和GGPMOS，两个ESD Buffer中间除了各自的Bulk Ring之外，还增加了两道Ring

就开关附近的 ...

GGN，GGP 的 AA space？
AA到 bulk ring space？

gratwo · 发表于 2024-9-24 09:54:08

catherine_xxp 发表于 2024-9-24 09:38
对的，就是GGNMOS和GGPMOS，两个ESD Buffer中间除了各自的Bulk Ring之外，还增加了两道Ring

就开关附近的 ...

IO、IO之间，guard ring是否连续？

gratwo · 发表于 2024-9-24 20:42:16

catherine_xxp 发表于 2024-9-24 10:23
这个Guard ring Metal连接成环的。

那么就确认了，是esd pmos和cmos开关形成了bjt通路

gratwo · 发表于 2024-9-25 10:18:44

catherine_xxp 发表于 2024-9-25 09:54
距离不算近，也会形成通路么？

我看不到你IO与cmos之间的版图情况
从目前的信息来看，只有这个可能性。

gratwo · 发表于 2024-9-25 16:48:45

catherine_xxp 发表于 2024-9-25 09:54
距离不算近，也会形成通路么？

少数载流子能跑很远，没有措施几百um不在话下

账号		自动登录	找回密码
密码			注册

[求助] 大size的CMOS开关，容易发生Latchup么？