怎样提高pipeline adc的THD和SFDR

fuyibin

   

小弟最近在设计10bit 40MHz的pipeline adc，仿真发现SFDR和THD比datasheet上的要求差一些，但是不太清楚，怎 ...
reghit 发表于 2012-2-2 16:43

                               
登录/注册后可看大图

说的太含糊了,你说的datasheet是什么？有reference design?
没法判断,只能猜测了
正常情况下,simualtion 时候不会有noise的因素，只会有harmonic
如果是harmonic，就看看headroom和settling
如果有spur，就仔细检查一下clk phase timing