modelsim后仿 和 VCS后仿 不一致 问题 请教

ic_qiand

   

同一个设计，反标的sdf文件，PR后的网表，testbench，标准单元仿真模型文件完全一致，
用modelsim仿真，没 ...
sh_0119 发表于 2010-9-30 15:25

                               
登录/注册后可看大图

    仔细看下log，modelsim和VCS对一些仿真异常的处理不一样。

    比如 sdf 文件中timecheck声明中的一些负值  negative value的处理。