超低功耗的LDO

refunok

最近要设计一个Cap_free的LDO结构，最大驱动电流5mA，电源最低2.5V，输出电压1.5V±10%，难点在于LDO+BG一起的自身消耗电流需要<1uA：
1、如果采用BG+传统LDO结构，随便搭了一下那种亚阈值区晶体管结构BG（在PTAT自偏置电流源的基础上改良的结构），VBG随工艺角的偏差太大了，LDO的输出还会将VBG的偏差放大，最后工艺角下输出会远远超过1.5V±10%的范围；


2、还有一个问题是，由于总电流需要小于1uA，需要使用的电阻太大了，都得十几兆欧姆了；


请问大家有没有什么好的 内置BG的LDO结构推荐，还有电阻那么大的问题有没有好的替代或改善方案？


还有有没有在学校的同学能帮我下篇论文吗 《An ultra low-power capacitor-less LDO with high PSR 》，它的摘要听上去不错。


A compact high PSR Low Drop-Out (LDO) voltage regulator providing a peak load-current (IL) of 100μA is realized in 0.13μm CMOS 1P6M process. Ultra low-power operation is achieved for the power block by realizing a nano-power bandgap reference circuit whose total power consumption including LDO is only just 95nW for 1.2Vsupply. The resistor-less reference circuit with no external capacitor for LDO stability results in a very compact design occupying just 0.033 mm2. The proposed post-layout reference and LDO block consumes only 38nA and 41nA respectively, regulating output at 0.9V with a 1.2V supply.

refunok

回复 6# aircraft
要全负载稳定
目前没有找到能满足之前所有要求的方案，不过对要求进行排序的话，功耗的优先级最高，pvt的电压偏差可以放到第二位，从目前的分析来看，bg+传统的ldo结构不太可取。那无需bg的ldo结构能有推荐的吗？

refunok

回复 3# zgln1234


    谢谢啦，睡觉前才想起来，明天上班再看。