利用块RAM实现数据延迟的一些问题

eaglelsb

数据要先赋值，然后读取啊，你开始仿真，还没有把RAM整个初始化完，那写一段地址的数据进去，读另一段地址的数据出来，那段还没初始化过，自然会是z了。

flag怎么激励的？
按你的写法，flag应是渐段式激励吧？写1后再写0，然后等延迟若干后地址的数据输出。
另外，对a, b路的关系觉得很诡异，按你的想法，a, b路是关系平等的两路数据，只是分别延迟不同地址而已吧？那你用个真双口是为了什么？真双口的数据对A口和B口来说，内容是共享的，那岂不是a, b路数据相互冲突了？

eaglelsb

回复 7# gateway91


有这样处理自然没问题，不会冲突就好，你还可以直接用两个单口RAM啊，二者在RAM的使用面积上是一致的