各位，ALTERA FPGA PCIe IP使用求助！~

eaglelsb

你先把RC读写EP调通，确定链路是通的，然后再把EP当MASTER去读写RC，这样简单些，

eaglelsb

回复 3# nklc2009

既然RC读取EP是正确的，那链接是通的没问题，DSP的PCIE功能是芯片自带的吧？它支持作为SLAVE使用不？FPGA作为MASTER去访问时，DSP作为SLAVE要对相应的请求给予应答。（你查看FPGA自带的代码，就会发现这侧FSM有两种，一种是作为SLAVE时响应RC的访问，一种是作为MASTER时主动发生请求，XILINX的芯片是这样，ALTERA的我没细看）

如果RC侧支持作为SLAVE了，那FPGA这侧只要格式是正确的，并且访问地址是有效的，给的ID是正确的，那应会收到响应。