混合信号电路仿真的问题

amodaman

既然是混合信号仿真，所以在电路图上就可以进行模拟模块和数字模块的直接连接（图形上的直接连接）。在产生netlist的时候，仿真器会发现模拟的Spectre网表和数字的Verilog（VHDL）网表。ConnectLib是起到了（数字到模拟）电平翻译的作用，或者（逻辑值）逻辑值翻译的作用，这些都是由IUS/Incisive/Xcelium平台直接处理了。仿真的激励，可以是数字给出，也可以是模拟给出，对于混合信号仿真来说，没什么区别，都可以处理。