在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 8924|回复: 29

verilogHDL有问题的贴出来

[复制链接]
发表于 2006-10-5 14:59:00 | 显示全部楼层


   
原帖由 dacibao 于 2006-9-30 23:33 发表
看具体定义了,比如usb协议就规定的是先传送最低位,则a2是从左数第三个,iic规定先传最高位,则a2是左数第2位,这就是所谓LittleEndian和BigEndian编码原则




这位兄弟,Little Endian和Big Endian定义的是字节序,不是比特序!
回复 支持 反对

使用道具 举报

发表于 2006-10-5 15:06:14 | 显示全部楼层


   
原帖由 castle 于 2006-9-22 14:40 发表
请问:
   我想设计一个"inout"类型的口,程序如下:
module testone(A,check,B,C);
input A;
input check;
output B;
inout C;

reg out_data;
assign  C=check?out_data:'BZ;
always @(A)
be ...




在芯片内部最好不要使用INOUT类型
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-6 04:49 , Processed in 0.011397 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表