设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 频综PLL为什么用参考时钟倍频器而不直接提高参考时钟的 ...

返回列表发新帖

查看: 6042|回复: 10

[求助] 频综PLL为什么用参考时钟倍频器而不直接提高参考时钟的频率

发表于 2019-12-19 10:38:43 | 显示全部楼层

参考频率越高, PFD/CP 就越难做了, 这也是要考虑的

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-17 05:08 , Processed in 0.011490 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表