PLL 仿真求助

black_lotus

楼主莫不是写了.tran 0.1n 600n？？？

black_lotus

timestep 是60ns左右是怎么看出来的啊？？

black_lotus

类似以下的文件：

sweep: tran tran0    begin, stop_t=  2.60E-04 #sweeps=**** cpu clock=  3.44E-01
tran: time= 2.6000E-05 tot_iter=   45273 conv_iter=    5549 cpu clock= 5.44E+01
tran: time= 5.2005E-05 tot_iter=   91458 conv_iter=   11174 cpu clock= 1.09E+02
tran: time= 7.8005E-05 tot_iter=  136891 conv_iter=   16801 cpu clock= 1.64E+02
tran: time= 1.0400E-04 tot_iter=  183098 conv_iter=   22437 cpu clock= 2.18E+02
tran: time= 1.3000E-04 tot_iter=  224634 conv_iter=   27726 cpu clock= 2.68E+02
tran: time= 1.5600E-04 tot_iter=  273457 conv_iter=   33576 cpu clock= 3.26E+02
tran: time= 1.8200E-04 tot_iter=  319984 conv_iter=   39247 cpu clock= 3.81E+02
tran: time= 2.0800E-04 tot_iter=  363365 conv_iter=   44662 cpu clock= 4.33E+02
tran: time= 2.3400E-04 tot_iter=  408878 conv_iter=   50298 cpu clock= 4.87E+02

？？？？

black_lotus

你能把你的网表给我看看不？？我估计不是仿真精度的问题？？你检查下网表里有没有瞬态源，你可以把电源写成下面的形式试试：
VDD VDD 0 PWL 0 0 10N 5

black_lotus

我以前也做过PLL，仿VCO的时候频率1G以上是可以起振的啊,我用的是环形振荡器。在hspice仿真时也没做什么特别的设置。