奇数分频

masaka_xlw

高速设计中，一般都是有独立的x分频clk，并且相关clk一定是balance的。目的是保证clk align.
非高速设计中，不一定独立create一个root clk， 可以用比如ck_latch产生duty cycle不是50%的clk，和clk-gating很类似，只不过在最后的CTS做balance即可。