在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 1697|回复: 7

[原创] Layout在同一层不同区域所使用的格点不同

[复制链接]
发表于 2024-4-2 09:54:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
现在在准备layout,有些问题想请教一下:



layout out绘制的时候,Core区的格点定义为0.005,SRAM为0.001.

如果是因为SRAM尺寸更小的情况,为何不能把Core区兼容过来,既二者都使用0.001的格点???

Core区使用0.005的格点是有什么特殊考量吗?譬如画图效率和mask制备精度?

谢谢!


 楼主| 发表于 2024-4-3 08:34:48 | 显示全部楼层


   
模拟后端的小白 发表于 2024-4-2 15:41
大概率是两个不同时间,或者不同组完成的版图,开始没有定义好格点。小格点是兼容大格点的,这个图没有问题 ...


抱歉,应该是我之前没有把问题描述清楚。

我这面遇到的情况是,GDR中规定Core区用的格点是5,SRAM用的格点是1。
想知道这样区分定义,有什么好处?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-4-3 08:37:47 | 显示全部楼层


   
ljh065216 发表于 2024-4-2 16:14
同节点的rulesram的rule chek都比core宽松,min space做的更小;core更加严格


Core和SRAM会用不同的DRC去check
但是可以同时定义Core和SRAM都用格点1来layout,不分开来定义(core格点5,SRAM格点1)也行的吧

回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-21 05:58 , Processed in 0.016133 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表