设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog:挑出一个数组中的非零数据并按原顺序排列 ...

返回列表发新帖

查看: 4720|回复: 7

[原创] Verilog:挑出一个数组中的非零数据并按原顺序排列

小兔子宝宝哒

发表于 2024-3-26 13:48:23 | 显示全部楼层

IC.Michael 发表于 2020-11-25 00:48
提供一个思路，尚未编译，仅供参考。

由于每个元素的 array_new 都在不同的 always 块中赋值，这可能会导致多个 always 块同时尝试驱动 array_new ，从而引发多驱动问题

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-5 06:18 , Processed in 0.009914 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表