设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › PEX提参错误，LVS和DRC正常

返回列表发新帖

查看: 1481|回复: 4

[求助] PEX提参错误，LVS和DRC正常

发表于 2025-9-3 17:24:28 | 显示全部楼层

calibreview出错的几率太大了，尤其还自己改cellmap。不建议用这个，能用网表跑就用网表来。calibreview里面多个少个器件你都很难发现，除非你确定你用的没问题。

回复

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-16 10:20 , Processed in 0.013437 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表