请教 FVF LDO 为什么瞬态响应快

迷路大脸猫

对于供电模块来说，快分两种，一个是小信号的带宽，一个是大信号阶跃的响应。
1）开环的 NMOS的速度跟驱动电流相关，负载一小，带宽就上不去了，负载调整率更是一坨，所以还是闭环使用好。
2）米勒补偿结构中的电容小环路带宽其实也就是大环路2倍左右，并没有很高，而且FVF也可以用米勒补偿。
3）FVF也有增强栅极驱动能力的各种变体。
4）数字低速时，FVF带宽容易做得比数字时钟高，此时需要的电容可以减少。数字高速时，只能靠电容，什么结构都差不多。

迷路大脸猫

   

luminedinburgh 发表于 2025-10-15 11:13
感谢回复，第5条想额外请教，数字电路的电流负载，比如1MHz，CLK延迟链全芯片走完用了10ns，电流负载更像 ...

就看一个模块，上次翻转跟下次翻转，这段间隔，LDO能否把上次翻转造成的脉冲给【抹平了】，假如LDO不能很好地抹平上次的影响，那么下次翻转的干扰会和上次翻转叠加，下下次再叠加，最终失去了【一致性】。这个【一致性】指的是反相器每次翻转的电源起点都是一样的，不会因为上次是否翻转而剧烈变化。这种一致性在一些数模混合的抽电流模块中比较重要，比如单端DAC每次抽的电流是否会影响下次抽的电流的精度。

假如没有这种精度的需求，数字模块的电源怎么做影响都不大，只要逻辑能翻动就行。