由带隙基准引申出来的一些问题求助

yezii

最近在做传统的一阶带隙基准电路，如图1所示。其输出大约为1.294V，ppm为4.667，环路增益八十多db，相位裕度大概六十多。其电源跟随曲线如图4所示。想问下这个曲线对吗?但是在单仿运放时，其相位裕度约为20。我有试过调节密勒电容，但是结果不大理想。因此想问一下除了调节密勒电容的值外，还有其他方法吗？我怀疑可能是运放的问题，但是具体怎么设计运放，不太清楚。因此想问一些最基础的问题，MOS管的uCox、lamda值怎么测的？看过很多文档，但还是不知道怎么测。还有像vgs-vth作横轴，Id作纵轴的话，应该怎样设置？

yezii

   

xuwenwei 发表于 2021-2-24 10:06
一般都是看环路的响应，单个运放你有没有把负载带进去看即运放输出端的负载。启动的时候这样的曲线没什么问 ...

用spectre怎么看，大佬，能加个QQ细聊吗？QQ：1421103594

yezii

   

CWBBest 发表于 2021-2-24 14:56
楼主的图都好清晰呀，赞一个。

运放放在电路中和单独仿真有差异应该就是像2楼老哥说的那样，没有把输出端 ...

能问一下具体怎么操作吗？

yezii

   

struggleX 发表于 2021-2-25 14:38
楼主，请问bandgap的PMOS电流镜对管的gm和BJT产生delta VBE压差的电阻分别是多少？ ...

PMOS电流镜对管的gm为25.223u，BJT产生delta VBE压差的电阻用的是高阻型电阻，阻值为8.28462千欧。不知道这个电路有没有问题？我仿的VREF有1.294V，温漂为4.667ppm/℃，简直难以置信。这个电路没有启动电路可以吗？我看其他带隙用了偏置电路，还得加启动电路去消除简并点的影响，不知道怎样去仿真电路的简并点？

yezii

之前没测瞬态，现在测发觉它振荡了，想问下是什么原因？还是因为运放的稳定性问题？