关于折叠式运放的CMRR

jcxwzy · 发表于 2025-7-22 17:58:55

您需要登录才可以下载或查看，没有账号？注册

×

单级折叠式运放的Acm可以达到-95dB左右，Adm也可达到85dB左右，那CMRR=Adm/Acm=180dB，但实际仿真出来的CMRR仅为120dB左右，这个差异的原因是在哪里的？
上述Acm在开环情况下测得，Adm调用的环路增益；

jcxwzy · 发表于 2025-7-23 09:28:00

kwkam 发表于 2025-7-22 21:51
Adm can be make as large as possible by increase current. However, the Acm > 30~40dB are depends on ...

你好，从仿真角度，OTA在理想情况下就能实现40dB以上的Acm了，这个并没有涉及实际的mismatching

jcxwzy · 发表于 2025-7-24 09:36:30

Riching 发表于 2025-7-23 15:42
开环测ACM时运放输出电压在中间吗，如果偏高或者偏低会导致一边mos的VDS过大，导致DB漏电，增益下降 ...

你好，这个不能确保两边MOS Vds相同，不过这个是单端输出的，不是差分，相当于用公式 Acm=Vout/Vin=RL/2Rtail，通过cascode提升了Rtail，这样算出来有-95dB；

或者有闭环的方式测Acm不？

jcxwzy · 发表于 2025-7-24 15:02:29

Riching 发表于 2025-7-24 09:44
我没测过acm，我想可以用个大电感给接成单位负反馈来确定输出DC电压在合理的位置，这样ac下是断开的，只 ...

用大电感的方式，然后VP/VN都接入输入共模与1V AC，VOUT/VIN在+10dB~+30dB左右（不同PWR），这个似乎也不太对，这样Adm-Acm就更小了；

jcxwzy · 发表于 2025-7-25 09:24:13

Riching 发表于 2025-7-25 09:09
接成开环呢，输入正负都接共模

接成开环就是一开始的Acm=-95dB

jcxwzy · 发表于 2025-7-25 10:46:46

Riching 发表于 2025-7-25 09:47
也用了电感给输出DC偏置嘛

开环就不用电感了哈

jcxwzy · 发表于 2025-7-25 10:47:39

Riching 发表于 2025-7-25 09:53
或者你试下MC下仿真共模增益，之前看说低频共模增益和失配相关，要是没有失配仿真出来会很低的公模增益， ...

好的，多谢；

jcxwzy · 发表于 2025-7-27 22:33:55

Riching 发表于 2025-7-25 14:17
你的是单端输出还是双端，如果是单端可以不用，双端的话要有CMFB输出才稳定
...

你好，是先验证单端的；

jcxwzy · 发表于 2025-7-28 09:30:27

Riching 发表于 2025-7-28 09:14
MC仿真的结果咋样

目前还没有跑MC

账号		自动登录	找回密码
密码			注册

[求助] 关于折叠式运放的CMRR